Skip to content
Snippets Groups Projects
Commit ab1c296d authored by he xu's avatar he xu
Browse files

Merge branch 'zrq8-master-patch-03389' into 'master'

fix typo

See merge request hexuustc/fpgaol-examples!1
parents 11b5040f 9480964b
Branches master
No related tags found
No related merge requests found
......@@ -50,7 +50,7 @@ LED和SW部分的[示例程序](./ledsw)直接将开关与LED相连,开关的
七段数码管是本次更新中改进较大的部分。FPGAOL v1.1拥有了8个七段数码管,并且引入了更贴近实际的显示方式。
由于FPGAOL上的管脚数量有限,我们对数码管进行了一定的**简化**:在使能方面,不再通过8个管脚分别使能8个数位,而是仅使能由`AN[3:0]`所表示的二进制数所对应的数位;在显示的数字方面,不再通过`SEG`信号独立控制每个段(segment),而是直接显示`D[3:0]`形成的16进制数。**例如**,若`AN=3'b010, D=4'b1010`,则在下标为2的数位上显示`A`
由于FPGAOL上的管脚数量有限,我们对数码管进行了一定的**简化**:在使能方面,不再通过8个管脚分别使能8个数位,而是仅使能由`AN[2:0]`所表示的二进制数所对应的数位;在显示的数字方面,不再通过`SEG`信号独立控制每个段(segment),而是直接显示`D[3:0]`形成的16进制数。**例如**,若`AN=3'b010, D=4'b1010`,则在下标为2的数位上显示`A`
除此之外,数码管的使用方式与现实中无异。和现实中的数码管一样,我们建议的扫描频率为**50Hz**,也就是说,若要驱动8个数码管,需要一个**400Hz**的时钟。
......
0% Loading or .
You are about to add 0 people to the discussion. Proceed with caution.
Finish editing this message first!
Please register or to comment